日前，德州儀器與可編程邏輯解決方案的全球領先供應商賽靈思公司聯合宣布推出基于 FPGA 的解串器參考設計，該設計由 TI 與 Xilinx 聯合開發而成。這款全新的參考設計能夠對 TI ADS527x 模數轉換器 (ADC) 系列的碼流進行解串，其附帶的應用手冊可為設計人員介紹一種快速而簡便的解決方案，即將高速串行 LVDS 接收機集成到 Xilinx Virtex-II 系列、Virtex-II Pro 及 Spartan-3 FPGA 等。

如今，系統設計人員能夠高效利用 FPGA 的串行/并行處理能力以及軟件可編程性，加速專用的高性能處理功能的操作進程。對于超聲波、儀表以及無線通信等多通道應用而言，擁有更高總體系統性能的能力尤為重要。通過訪問 www.ti.com/ADS527x，設計人員可獲得有關如何以最佳的方式使 Xilinx FPGA 與 TI 高速數據轉換器相連接的詳細信息。

高性能 LVDS 接口

    該解串器參考設計可同時接受多達 8 個通道，并且能提供自動的通道校正與時鐘調整功能。每個 ADC 輸出均可通過單獨的 LVDS 雙串行進行串行化與傳輸。另外，該解串器參考設計還可提供獨立的幀時鐘與串行數據時鐘，進行輕松解串。Xilinx 參考設計能夠提供必需的時序，以接受這些極其快速的輸入信號，并將其轉換成通用的并行輸出總線。

串行 LVDS 接口格式為系統制造商提供了幾種顯而易見的優勢。同時，ADC 與 FPGA 上較少的引腳數意味著所需的路由線路更少，電路板成本更低。LVDS 接口本身是一種差動電流模式接口，不僅能夠提供抗外部噪聲能力，而且還能在印刷電路板中實現極低的串擾噪聲。這些優勢最終可以實現更低的成本以及更高的系統可靠性。

關于 TI 的 ADS527x 數據轉換器

   ADS527x 系列 8通道 ADC 包括：精度為 12 位時，速率為 40、50、65 及 70 MSPS的版本;精度為 10 位時，40、50 及 65 MSPS 的版本。該系列的所有產品均為引腳兼容型，從而在采樣速率及精度方面可提供便捷的升級路徑。

ADS527x 系列能夠以 10MHz 的輸入頻率提供 70.5dB(10 位系列產品為 60.5dB)的出色信噪比 (SNR)。該系列在速率為 65 MSPS 時功耗僅為每通道 123mW (速率為 70 MSPS 時的功耗為每通道 138mW)，據稱是所有同類競爭產品中功耗最低的一款。這些器件還可為多通道應用提供高系統密度。

   關于 Xilinx FPGA

Xilinx Virtex-II 系列平臺 FPGA 提供了現有任何可編程邏輯解決方案的最高性能和最高密度。Virtex-II 與 Virtex-II Pro 平臺 FPGA 可提供 4萬至 800 萬個系統柵極的密度，從而在尖端的高性能應用中被廣泛采用，而過去這些應用主要使用的是專用集成電路 (ASIC)。

Spartan-3 是唯一一款能夠為 LVDS 連接提供多達 344 個差動 I/O 對的低成本 FPGA。這些器件具有突破性的低價格，因而公司能夠借助 Spartan-3 FPGA實施最低成本的 LVDS 解串器設計。